Miss di una cache LRU

Una cache LRU di capacità 3 riceve la sequenza di accessi [1, 2, 3, 4, 1, 2, 5, 1, 2, 4, 3, 4]. Quanti 'miss' (accessi a un elemento non in cache) si verificano?